MODUL 3 - COUNTER

3.1 Tujuan Percobaan [Daftar Isi]
  1. Merangkai dan menguji operasi logika dari counter asyncron dan counter syncronous.

  2. Merangkai dan menguji aplikasi dari sebuah counter.
3.2 Alat dan Bahan [Daftar Isi]
1. Modul Elektronika Digital (Merek Dagang: De Lorenzo).
Pada percobaan kali ini, modul yang digunakan adalah panel Combinatory Logic seri DL 2203C, Power Supply For Digital Electronics seri DL 2203D, dan Sequential Logic seri DL 2203S.

Gambar 3.1 Module De Lorenzo

2. Kabel jumper. 
Kabel jumper adalah jenis kabel pendek yang digunakan untuk menghubungkan dua komponen elektronik atau sirkuit secara langsung. Kabel ini umumnya terdiri dari beberapa konduktor kecil yang dilapisi dengan insulator, seperti plastik atau karet, dan memiliki konektor di setiap ujungnya. Karena pendek dan fleksibel, kabel jumper memungkinkan pengguna untuk melakukan koneksi sementara atau prototipe dengan cepat dan mudah tanpa perlu soldering.

Gambar 3.2 Kabel Jumper

3.3 Dasar Teori [Daftar Isi]
3.3.1 Counter
Counter adalah sebuah rangkaian sekuensial yang mengeluarkan urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya untuk menghitung jumlah kemunculan sebuah o kejadian/event atau untuk menghitung pembangkit waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip- flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.
a. Counter Asyncronous
Counter Asyncronous disebut juga Ripple Through Counter atau Serial Counter, karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop yang paling ujung saja yang dikendalikan oleh sinyal clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.
Gambar 3.3 Rangkaian Counter Asyncronous
b. Counter Syncronous
Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing- masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.
Gambar 3.4 Rangkaian Counter Syncronous

3.4 Percobaan [Daftar Isi]
Percobaan dapat dilihat pada daftar isi dan akan diarahkan ke halaman yang berbeda.