MODUL 3 - COUNTER
LAPORAN AKHIR PERCOBAAN 1

1. Jurnal [Daftar Isi]
2. Hardware [Daftar Isi]
Alat dan Bahan yang digunakan adalah sebagai berikut:
JK Flip-flop
Logic Probe
Clock

3. Video Praktikum [Daftar Isi]



4. Analisa [Daftar Isi]
1. Analisa sinyal output yang dikeluarkan masing-masing T flip-flop? Kenapa flip-flop terakhir disebut MSB?
Pada simulasi yang telah dilakukan dengan modul De Lorenzo dan Proteus, dapat dilihat bahwa adanya sinyal clock mempengaruhi output masing-masing T-flipflop dengan flip-flop dekat clock adalah Low significant bit (LSB) dan flip-flop paling jauh adalah Most significant bit (MSB). Berikut adalah alur jalannya clock dan input JK pada rangkaian.
a. Awalnya, semua logic probe bernilai 0 menandakan bahwa keadaan mati dan clock belum bergerak dengan syarat bahwa kaki set dan reset mati (bersifat active LOW sehingga untuk mematikannya harus diberi logika 1). Ketika clock berjalan sekali dan masuk ke T flip-flop pertama, kaki JK diinputkan 1 sehingga menghasilkan Q1=1.
b. Logika 1 dari Q1 diteruskan ke kaki clock T flip-flop 2 dan clock mengalami rise time yakni 0 ke 1 (0 adalah posisi clock T flip-flop kedua awal dan 1 adalah posisi clock T flip-flop kedua setelah diberi input Q1). Karena rise time, flip-flop tidak mengeksekusi data dan alhasil logika Q2 tetap 0.
c. Langkah b terulang pada flip-flop ketiga dan flip-flop keempat sehingga seluruh logic probe menampilkan logika 0.
d. Untuk melihat bilangan binernya, maka peru dihitung dari sebelah kiri
Most significant bit (MSB) adalah bit yang memili pangkat tertinggi atau terbesar dan terletak di sebelah paling kiri dalam sebuah bilangan biner. Untuk melihat bilangan biner pada rangkaian harus dibaca terbalik, sehingga jika tampilan logic probe adalah 1000, maka urutan bilangan binernya adalah 0001.

2. Analisa fall time dan rise time pada clock terhadap output yang didapatkan?
Rise time merupakan perubahan logika dari 0 ke 1 dan fall time merupakan perubahan logika dari 1 ke 0. Pada simulasi yang telah dilakukan dengan modul De Lorenzo dan Proteus, dapat dilihat bahwa hadirnya rise time dan fall time mempengaruhi output yang dikeluarkan setiap T flip-flop secara keseluruhan. Jika fall time, maka flip-flop akan mengeksekusi data input. Sebaliknya, jika rise time, maka flip-flop tidak akan mengeksekusi data input seperti halnya jika tidak terjadi perubahan logika atau tetap (seperti 1 ke 1 atau 0 ke 0).

5. Link Download [Daftar Isi]
Unduh HTML blog ini di sini
Unduh file rangkaian ini di sini [Tidak ada karena menggunakan De Lorenzo]
Unduh video praktikum di sini