MODUL 2 - FLIP-FLOP
LAPORAN AKHIR PERCOBAAN 1
2. Hardware [Daftar Isi]
Alat dan Bahan yang digunakan adalah sebagai berikut:
JK Flip-flop
D Flip-flop
Logic Probe
Clock
Jumper
3. Video Praktikum [Daftar Isi]
4. Analisa [Daftar Isi]
1. Bagaimana jika B0 dan B1 sama diberi logika D, apa yang terjadi pada rangkaian?
Jika B0 dan B1 diberi logika 0 dengan B2-B6 bersifat don't care, maka akan menghasilkan output Q [active high] =1 dan Q' [active low] = 1 pada JK flip-flop dan D flip-flop. Apabila ditelaah, dalam JK flip-flop, ketika J=0 dan K=0, maka input tidak mempengaruhi perubahan keadaan flip-flop. Misalkan flip-flop berada dalam keadaan set, output akhir akan tetap dan berlaku sama jika awalannya keadaan reset. Hal yang sama berlaku juga terhadap D flip-flop
2. Bagaimana jika B3 diputuskan/tidak dihubungkan pada rangkaian apa yang terjadi pada rangkaian?
Pada pengujian ke 4-7, B3 bersifat sebagai clock sehingga, jika hal tersebut terjadi dalam JK flip-flop, maka perilakunya berubah seperti latch, di mana outputnya akan dipengaruhi oleh input tanpa memperhatikan sinyal clock dan outputnya tidak berubah (berkebalikan dengan kelebihan JK flip-flop). Sama halnya dengan D flip-flop, flip-flop akan bersifat asinkron dan perubahan input D tidak akan bergantung pada sinyal clock.
3. Bagaimana pengaruh pin RS pada JK dan D flip-flop?
Pada JK dan D flip-flop terdapat tiga sudut pandang.
a. Pin J/K/D, di mana jika keduanya 1, maka outputnya menjadi toggle yang setiap kali clock naik akan menghasilkan output yang berubah antara 0 dan 1 (seperti berkedip) dan jika keduanya 0, maka outputnya bertahan sesuai keadaan sebelumnya,
b. Pin R, di mana jika 0, maka flip-flop tereset ke 0 dan output = 0 sampai R = 1, dan
c. Pin S, di mana jika 0, maka flip-flop terset ke 1 dan output = 1 sampai S = 0
5. Link Download [Daftar Isi]
0 Komentar